系統(tǒng)分區(qū)
在典型設(shè)計(jì)中，位于設(shè)計(jì)邊緣處的邏輯專門用于與外部器件連接，一般使用標(biāo)準(zhǔn)接口。這方面的實(shí)例有 DDR、千兆位
以太網(wǎng)、PCIe、HDMI、ADC/DAC 和 Aurora 接口。對(duì)同一家公司內(nèi)的多種 FPGA 設(shè)計(jì)而言，這些接口和用于實(shí)現(xiàn)它們
的組件一般是標(biāo)準(zhǔn)的。
在高層次生產(chǎn)力設(shè)計(jì)方法中，該邏輯與核差異化邏輯彼此獨(dú)立，被視為 shell。下圖所示的即為 shell 塊設(shè)計(jì)示例。下圖
中心的陰影部分指出了可以添加差異化邏輯或 shell 驗(yàn)證 IP 的區(qū)域。
設(shè)計(jì)進(jìn)程
下圖顯示了設(shè)計(jì)進(jìn)程的各個(gè)步驟。
該設(shè)計(jì)流程中，* 2 章"系統(tǒng)設(shè)計(jì)"中描述的系統(tǒng)分區(qū)這一初始階段后，幾個(gè)后續(xù)步驟可以并行執(zhí)行。
? shell 開發(fā)流程：通過使用 Vivado IP 集成器和 IP 目錄， Vivado Design Suite 能實(shí)現(xiàn)快速高效的塊級(jí)集成。系統(tǒng)性
能關(guān)鍵方面的很大一部分，包括詳細(xì)接口創(chuàng)建、驗(yàn)證和管腳分配，可以獨(dú)立到一個(gè)并行開發(fā)項(xiàng)目中，從而重點(diǎn)關(guān)
注。該流程詳見* 3 章"shell 開發(fā)"。
? 基于 C 語言的 IP 開發(fā)：使用 RTL 仿真（取決于設(shè)計(jì)、主機(jī)等條件）完整的一幀視頻需要大約一到兩天時(shí)間。使用
C/C++ 執(zhí)行同樣比特級(jí)精度仿真只需大約 10 秒鐘。基于 C 語言的開發(fā)流程帶來的生產(chǎn)力改善不容忽視。該流程
詳見* 4 章"基于 C 語言的 IP 開發(fā)"。
? 系統(tǒng)創(chuàng)建：運(yùn)用 Vivado IP 集成器和 IP 目錄，使用 shell 設(shè)計(jì)、原有 RTL IP、System Generator IP 和賽靈思 IP 就可
以把基于 C 語言的 IP 迅速結(jié)合到系統(tǒng)塊設(shè)計(jì)中。自動(dòng)化接口連接功能和系統(tǒng)創(chuàng)建的腳本化功能意味著系統(tǒng)在整個(gè)
IP 開發(fā)流程中能夠迅速地反復(fù)生成。該流程詳見* 5 章"系統(tǒng)集成"。
? 系統(tǒng)實(shí)現(xiàn)：使用經(jīng)過驗(yàn)證的 shell 設(shè)計(jì)、自動(dòng)為器件和時(shí)鐘頻率優(yōu)化的基于 C 語言的 IP、現(xiàn)有的經(jīng)驗(yàn)證的 IP，并
使用業(yè)界標(biāo)準(zhǔn)的符合 Arm AMBA? AXI4 協(xié)議的接口把它們?nèi)窟B接起來，您就可以較大程度地節(jié)省花在設(shè)計(jì)收
斂上的時(shí)間。只需單擊幾次鼠標(biāo)或是使用腳本化流程，就可以從系統(tǒng)塊設(shè)計(jì)啟動(dòng)這*程。該流程詳見* 5 章"
系統(tǒng)集成"。
? 系統(tǒng)驗(yàn)證：系統(tǒng)驗(yàn)證可以使用門級(jí)精度的 RTL 仿真和/或通過編程 FPGA 并在電路板上驗(yàn)證設(shè)計(jì)。由于 RTL 仿真用
于驗(yàn)證系統(tǒng)，而非開發(fā)過程中用于驗(yàn)證和設(shè)計(jì)的迭代性仿真，故在設(shè)計(jì)流程結(jié)束時(shí)只需要一次仿真。該流程詳見
* 5 章"系統(tǒng)集成"。
高層次生產(chǎn)力設(shè)計(jì)方法指南
高層次生產(chǎn)力設(shè)計(jì)方法沿襲了較為傳統(tǒng)的 RTL 方法的基本步驟，如圖 1-1 所示。但是，它能夠讓設(shè)計(jì)人員把更多時(shí)間
花在設(shè)計(jì)增值解決方案上。高生產(chǎn)力方法的主要屬性有：
? shell 概念，即把 I/O 外設(shè)和接口采集到獨(dú)立的設(shè)計(jì)項(xiàng)目中，與差異化邏輯并行開發(fā)和驗(yàn)證。
? 使用基于 C 語言的 IP 仿真，讓仿真速度與傳統(tǒng) RTL 仿真相比減少到數(shù)量級(jí)，為設(shè)計(jì)人員提供了設(shè)計(jì)理想解決方案
的時(shí)間。
? 運(yùn)用賽靈思 Vivado? Design Suite，使用基于 C 語言的 IP 開發(fā)、 IP 重復(fù)使用和標(biāo)準(zhǔn)接口實(shí)現(xiàn)時(shí)序收斂的高度自
動(dòng)化。
° 使用 Vivado IP 目錄方便地重復(fù)使用您自己的塊和組件級(jí) IP，還能方便地獲取已通過驗(yàn)證且已知能在該技術(shù)中
良好實(shí)現(xiàn)的賽靈思 IP。
高層次生產(chǎn)力設(shè)計(jì)方法中的所有步驟都能交互式地執(zhí)行，或使用命令行腳本執(zhí)行。所有手工交互的結(jié)果都可以保存到
腳本，實(shí)現(xiàn)從設(shè)計(jì)仿真直至 FPGA 編程的整個(gè)流程的完全自動(dòng)化。根據(jù)您的設(shè)計(jì)和 RTL 系統(tǒng)級(jí)仿真的運(yùn)行時(shí)間，該流
程可在電路板上生成 FPGA 比特流并測(cè)試設(shè)計(jì)，一般能在任何 RTL 設(shè)計(jì)仿真完成之前開展。
創(chuàng)建衍生設(shè)計(jì)時(shí)，還將得到更加明顯的生產(chǎn)力提升。就像修改工具選項(xiàng)一樣簡(jiǎn)單，基于 C 語言的 IP 與不同的器件、技
術(shù)和時(shí)鐘速度可輕松對(duì)應(yīng)。完全腳本化的流程加上通過 C 語言綜合實(shí)現(xiàn)的自動(dòng)時(shí)序收斂，意味著能夠迅速地完成衍生
設(shè)計(jì)的驗(yàn)證和組合。
描述


This answer record discusses a known issue with the ChipScope Inserter tool in the 13.2 software, which fails when targeting a Virtex-7 device.


The ChipScope Inserter tool displays an error message similar to the one below:


Inserter fails with ICON core generation error
:WARNING:encore:175 -
Project options (family='virtex7', device='xc7v485t')


解決方案


If you are using v13.2 of the ChipScope Inserter tool, and targeting a Virtex-7 part, the tool will error and fail.


This is a known issue in the 13.2 software and will be resolved in 13.3. A patch is attached to this Answer Record.


The "readme" file that is included with the patch contains all the necessary information that you need to patch the inserter tool software.

對(duì)新設(shè)計(jì)方法的需求
在當(dāng)今日益復(fù)雜的電子產(chǎn)品中使用的**設(shè)計(jì)正在挑戰(zhàn)器件密度、性能和功耗的極限，同時(shí)也使設(shè)計(jì)團(tuán)隊(duì)面臨挑戰(zhàn)，
要求他們必須在限定的預(yù)算內(nèi)按時(shí)完成設(shè)計(jì)目標(biāo)，獲得機(jī)會(huì)窗口。
解決這些設(shè)計(jì)挑戰(zhàn)的高效方法是把更多時(shí)間用于較高層次的描述，從而獲得較快的驗(yàn)證時(shí)間和較大的生產(chǎn)力提升。
對(duì)新設(shè)計(jì)方法的需求在下圖中得到充分體現(xiàn)。每個(gè)區(qū)域的面積代表設(shè)計(jì)流程中每個(gè)階段的開發(fā)工作量的比例。
? 對(duì)傳統(tǒng) RTL 方法而言，大部分工作耗費(fèi)在細(xì)節(jié)的實(shí)施工作上。
? 在高層次生產(chǎn)力設(shè)計(jì)方法中，大部分工作用于設(shè)計(jì)和驗(yàn)證您是否構(gòu)建了正確的系統(tǒng)。
傳統(tǒng)方法
傳統(tǒng)設(shè)計(jì)開發(fā)首先是由有經(jīng)驗(yàn)的設(shè)計(jì)人員估計(jì)如何用新技術(shù)實(shí)現(xiàn)自己的設(shè)計(jì)，完成寄存器傳輸級(jí) (RTL) 的設(shè)計(jì)采集，通
過綜合和布局布線執(zhí)行一些嘗試，確認(rèn)自己的估計(jì)，然后繼續(xù)開展其余部分的設(shè)計(jì)采集工作。一般完成這項(xiàng)工作的方
法是逐次綜合每個(gè)塊，以重復(fù)確認(rèn)設(shè)計(jì)實(shí)現(xiàn)細(xì)節(jié)可接受。
確認(rèn)設(shè)計(jì)能提供所需功能的主要方法是仿真該 RTL。盡管 RTL 描述方式具備位準(zhǔn)確和周期準(zhǔn)確的性質(zhì)，但這種高度準(zhǔn)
確性也使得仿真速度過慢且易出錯(cuò)誤。
只有當(dāng)設(shè)計(jì)中的所有塊都已經(jīng)采集到 RTL 中才能夠?qū)ο到y(tǒng)開展完整驗(yàn)證，往往會(huì)造成對(duì) RTL 的調(diào)整。在系統(tǒng)中的全部
塊驗(yàn)證完畢后，就可以集中布局布線，早期對(duì)時(shí)序和占位面積的估算準(zhǔn)確性要么完全相符，要么會(huì)發(fā)現(xiàn)不準(zhǔn)確的地方。
這也往往會(huì)導(dǎo)致對(duì) RTL 的修改，重新啟動(dòng)系統(tǒng)的又一次驗(yàn)證和又一次再實(shí)現(xiàn)。
設(shè)計(jì)人員現(xiàn)在往往需要在給定項(xiàng)目中實(shí)現(xiàn)數(shù)十萬行 RTL 代碼，把大部分時(shí)間花在細(xì)節(jié)的實(shí)現(xiàn)工作上。如圖 1-1 中所體
現(xiàn)，設(shè)計(jì)人員把更多時(shí)間花在實(shí)現(xiàn)設(shè)計(jì)上，而不是設(shè)計(jì)所有產(chǎn)品保持競(jìng)爭(zhēng)力所必須的新穎創(chuàng)新的解決方案。
無論是采用更新的技術(shù)以提升性能，還是采用更緩慢的技術(shù)以提供更具競(jìng)爭(zhēng)力的定價(jià)，都意味著大部分 RTL 必須重新
寫入。設(shè)計(jì)人員必須重新實(shí)現(xiàn)寄存器間的大量邏輯。
能夠使用“IP 集成器與標(biāo)準(zhǔn)接口”介紹的高生產(chǎn)力集成功能
即便您較初只考慮一個(gè)設(shè)計(jì)，基于平臺(tái)的方法讓您能夠在初始設(shè)計(jì)實(shí)現(xiàn)后輕松地創(chuàng)建衍生設(shè)計(jì)。
關(guān)于 shell 開發(fā)開發(fā)和驗(yàn)證的更詳細(xì)說明請(qǐng)參見* 3 章"shell 開發(fā)"。
IP 設(shè)計(jì)
IP 開發(fā)流程的主要特性是它只包含能夠區(qū)分產(chǎn)品與 shell 的 IP。
該設(shè)計(jì) IP 非標(biāo)準(zhǔn) IP，需要開發(fā)。大部分開發(fā)工作用于運(yùn)行仿真，以驗(yàn)證設(shè)計(jì)能否提供正確的功能。通過排除不會(huì)給處于
開發(fā)中的新功能造成影響的標(biāo)準(zhǔn)塊，能較大程度地降低這一工作量和縮短仿真運(yùn)行時(shí)間。這些標(biāo)準(zhǔn)塊應(yīng)處于 shell 內(nèi)。
下圖展示了一個(gè)將設(shè)計(jì) IP 添加到 shell 設(shè)計(jì)的完整系統(tǒng)演示。完成后的系統(tǒng)的關(guān)鍵特性之一在于它可以包含不同來源開
發(fā)的 IP，例如：
? 使用 Vivado HLS 由 C/C++ 生成的 IP
? 使用 System Generator 生成的 IP
? 使用 RTL 生成的 IP
? 賽靈思 IP
? 第三方 IP
在高生產(chǎn)力設(shè)計(jì)方法中，較顯著的優(yōu)勢(shì)之一來自于 C 語言仿真的驗(yàn)證速度。從設(shè)計(jì)創(chuàng)建的角度來看，通過在開發(fā)過程
中集中仿真 C 語言塊能夠帶來明顯的生產(chǎn)力改善。
? 高速 C 語言仿真便于設(shè)計(jì)人員迅速開發(fā)和驗(yàn)證準(zhǔn)確的解決方案。
? 同時(shí)仿真多個(gè) C 語言塊有助于彼此驗(yàn)證各自的輸出。
? 如果把多個(gè) C 語言 IP 結(jié)合到一個(gè) C 語言仿真中能夠產(chǎn)生更明顯的總體生產(chǎn)力優(yōu)勢(shì)。
圖 2-2 **表現(xiàn)了您在使用 C 語言 IP 時(shí)可能遇到的兩難局面。塊 U1、 U2 和 U3 是都屬于 C 語言 IP，它們可以被組合
到單個(gè)**層 U123 中。與此類似，塊 U6 和 U7 是可以組合到單個(gè) IP 塊 U67 中的 C 語言 IP。您可以選擇下列兩種方法
之一：
X-Ref Target - Figure 2-2
圖 2-2：系統(tǒng)設(shè)計(jì)示例
Send Feedback
簡(jiǎn)介
在您開始項(xiàng)目之前，一個(gè)重要前提是需要對(duì)系統(tǒng)的設(shè)計(jì)和組合方法有清晰的理解。在任何復(fù)雜的系統(tǒng)中都存在通向解
決方案的多條路徑。這些路徑由您的選擇而定，包括創(chuàng)建什么樣的完整 IP 塊、重復(fù)使用哪些 IP 塊、使用哪些工具和方
法驗(yàn)證 IP/集成 IP 到系統(tǒng)中以及使用什么工具和方法檢驗(yàn)系統(tǒng)。
本章的目的是探討您做出的系統(tǒng)分區(qū)選擇和回顧 Vivado? Design Suite 中有助于系統(tǒng)開發(fā)流程自動(dòng)化的關(guān)鍵特性。
訪問技術(shù)文檔和培訓(xùn)資料
在適當(dāng)?shù)臅r(shí)間獲得正確的信息，對(duì)于及時(shí)設(shè)計(jì)收斂并確保整體設(shè)計(jì)成功而言十分重要。參考手冊(cè)、用戶指南、教程和
視頻能夠幫助您盡快掌握 Vivado Design Suite。本節(jié)為您列出了部分技術(shù)文檔和培訓(xùn)資料的來源。
使用 Documentation Navigator
Vivado Design Suite 配套提供賽靈思 Documentation Navigator （圖 1-3），用于訪問和管理全套賽靈思軟/硬件文檔、
培訓(xùn)資料和輔助材料。借助 Documentation Navigator，您可查看賽靈思較新及過去的技術(shù)文檔。您可通過版本、文檔
類型或設(shè)計(jì)任務(wù)來過濾技術(shù)文檔顯示內(nèi)容。結(jié)合搜索功能可幫助您快速找到正確的信息。 “Methodology Guides”是技
術(shù)“Document Types”下的過濾器之一，借助該過濾器，您幾乎可以在瞬間找到任何的方法指南。
賽靈思通過 Documentation Navigator，使用“Update Catalog”功能，為您提供較新的技術(shù)文檔。該功能可提醒您有可
用的目錄更新內(nèi)容，并提供有關(guān)文檔的具體信息。賽靈思建議您在出現(xiàn)提醒時(shí)要更新目錄，以使其保持較新。此外，
您可以為*的文檔建立本地技術(shù)文檔目錄并對(duì)其進(jìn)行管理。
Documentation Navigator 中有一個(gè)“Design Hub View”標(biāo)簽。“Design Hub”是指與設(shè)計(jì)活動(dòng)（如應(yīng)用設(shè)計(jì)約束、綜合、
實(shí)現(xiàn)，以及編程和調(diào)試等）相關(guān)的文檔集。文檔和視頻被納入每個(gè)設(shè)計(jì)中心內(nèi)，以簡(jiǎn)化相關(guān)領(lǐng)域的學(xué)習(xí)過程。每個(gè)設(shè)
計(jì)中心均包含“Getting Started” （快速入門）部分、 “Support Resources” （輔助性資料）部分 （包含該流程的 FAQ），
以及“Additional Learning Material” （更多學(xué)習(xí)資料）。 “Getting Started”部分可為新用戶提供清晰的入門指導(dǎo)。對(duì)已經(jīng)
熟悉該流程的用戶來說， “Key Concept”和“FAQ”部分可能是他們比較感興趣的內(nèi)容，有助于他們獲得 Vivado Design
Suite 相關(guān)專業(yè)知識(shí)。

-/gjjebf/-

　深圳市億泰輝電子主要經(jīng)營(yíng)品牌有:NVIDIA、INTEL，AMD、ATI、SIS、VIA、SAMSUNG.主要應(yīng)用于電腦主板橋芯片 顯卡GPU  顯存 筆記本CPU  通信、工程控制芯片電子回收。

　　公司成立于2009年8月19日,公司員工幾十名,，擁有一群高素質(zhì)高技術(shù)的管理團(tuán)隊(duì)，針對(duì)不同的電子庫存型號(hào)及新舊進(jìn)行精細(xì)的處理。分工合作。擁有豐富的運(yùn)作經(jīng)驗(yàn)和良好的業(yè)界口碑。公司業(yè)務(wù)遍布于深圳東莞惠州江蘇等地。

　　如果貴公司或工廠有主板芯片橋/顯卡芯片.筆記本芯片.SAMSUNG. Hynix.  INTEL. NVIDIA. AMD.ATI. FLASH內(nèi)存芯片 顯存 CPU積壓庫存,轉(zhuǎn)產(chǎn)清倉要處理的都可以聯(lián)系本公司，公司將予以較合理的價(jià)格較公正的交易較熱情的服務(wù)來滿足你們，把積壓庫存,轉(zhuǎn)產(chǎn)清倉庫存賣給我們是您正確的選擇，期待你們的來電。，兄弟恒堅(jiān)持以譽(yù)求生存，價(jià)格合理，服務(wù)至上＂的經(jīng)營(yíng)理念，歡迎廣大的廠商及**和我們聯(lián)系，在億泰輝，您一定會(huì)找到滿意的商業(yè)合作伙伴！

　　誠(chéng)信是立業(yè)之本

　　共贏是發(fā)展之道